PCB板層的結(jié)構(gòu)是決定系統(tǒng)的EMC性能一個很重要的因素。一個好的PCB板層結(jié)構(gòu)對抑制PCB中輻射起到良好的效果。在現(xiàn)在常見的高速電路系統(tǒng)中大多采用多層PCB板而不是單面PCB板和雙面PCB板。在設(shè)計多面PCB板時候需要注意以下方面。

1. 一個信號層應(yīng)該和一個敷銅層相鄰；

2. 信號層應(yīng)該和臨近的敷銅層緊密耦合（即信號層和臨近敷銅層之間的介質(zhì)厚度很?。?br />
3. 電源敷銅和地敷銅應(yīng)該緊密耦合；

4. 系統(tǒng)中的高速信號應(yīng)該在內(nèi)層且在兩個敷銅之間，這樣兩個敷銅可以為這些高速信號提供屏蔽作用且將這些信號的輻射限制在兩個敷銅區(qū)域；

5. 多個地敷銅層可以有效的減小PCB板的阻抗，減小共模EMI。

PCB板層結(jié)構(gòu)安排，大多是不能完全符合上面的5個要點。這就需要根據(jù)實際的系統(tǒng)要求選擇適當(dāng)?shù)腜CB板層結(jié)構(gòu)。下面就現(xiàn)在常用的6層PCB板結(jié)構(gòu)做一說明。

A：2和5層為電源和地敷銅，由于電源敷銅阻抗高，對控制共模EMI輻射非常不利。不過，從信號的阻抗控制觀點來看，這一方法卻是非常正確的。因為這種PCB板層設(shè)計中，信號走線層的Layer1和Layer3，Layer4和Layer6構(gòu)成了兩對較為合理的走線組合。

B：將電源和地分別放在3和4層，這一設(shè)計解決了電源敷銅阻抗問題，由于1層和6層的電磁屏蔽性能差，差模EMI增加了。如果兩個外層上的信號線數(shù)量少，走線長度很短（短于信號高諧波波長的1/20），則這種設(shè)計可以解決差模EMI問題。將外層上的無元件和無走線區(qū)域敷銅填充并將敷銅區(qū)接地（每1/20波長為間隔），則對差模EMI的抑制特別好。

C：從信號的質(zhì)量角度考慮，很顯然C例中的PCB板層安排為合理的。因為這樣的結(jié)構(gòu)對信號的高頻回流的路徑是比較理想的。但是這樣安排有個比較突出的缺點：信號的走線層少。所以這樣的系統(tǒng)適用于高性能的要求。

D：這可實現(xiàn)信號完整性設(shè)計所需要的環(huán)境。信號層與接地層相鄰，電源層和接地層配對。顯然，不足之處是層的結(jié)構(gòu)不平衡（不平衡的敷銅可能會導(dǎo)致PCB板的翹曲變形）。解決問題的辦法是將3層所有的空白區(qū)域敷銅，敷銅后如果3層的敷銅密度接近于電源層或接地層，這塊PCB板可以不嚴(yán)格地算作是結(jié)構(gòu)平衡的電路PCB板。敷銅區(qū)必須接電源或接地。